-
Abstract - In this work, we demonstrated 3D sequential complementary field-effect-transistor (CFET) by direct wafer bonding (DWB) technique and a low-temperature process for monolithic 3D (M3D) integration using a high-performance top Ge (110)/<110> channel on bottom Si CMOS. Here, the maximum thermal budget was up to 400 °C during the fabrication of top Ge FET, allowing high-performance heterogenous Ge/Si CFET without damage to bottom Si FETs. Furthermore, we systematically investigated the mobility enhancement to channel orientation in thin Ge (110) nanosheet channel pFET. Low effective hole mass along <110> direction on Ge (110), which was calculated by the k·p method, provided record high mobility of approximately 400 cm^2/V∙s (corresponds to 743 cm^2/V∙s when normalized by footprint) among the reported Ge pFET with similar channel thicknesses at room temperature.
-
Presentation
-
연구내용 - 본 연구에서는 집적 웨이퍼 본딩 기술을 이용하여 최근 각광받는 3차원 Complementary field-effect transistor (CFET)을 Si nFET(Bottom)과 Ge pFET(Top)을 이용하여 제작한 연구임. 또한, Ge 의 채널방향에 따른 실효 질량 및 이동도를 이론적으로 계산함. <110>방향에서 향상되는 결과를 통해 실험적으로 Ge pFET을 구현하고 ~400 cm2/V.s 의 매우 높은 성능을 선보임.
-
기대효과 - 본 연구는 미세화 한계에 다달은 CMOS기술의 돌파구로써 최근 주목받고 있는 3차원 집적회로분야에 떠오르는 차세대 CFET의 솔루션 기술로 기대됨. Ge 및 채널방향 엔지니어링을 통한 트랜지스터 성능 향상으로 초저전력 컴퓨팅 기술에 기여할 것으로 기대됨.
-
Highlights
[DOI] -
IEDM [Link]
